Интегральные схемаы 12-BIT TMS320F2812ZAYA одного TI стопа

Электронные блоки Texas Instruments /TI TMS320F2812ZAYA IC

Особенности для TMS320F2812

• Высокопроизводительная статическая технология CMOS
  • 150 MHz (время цикла 6.67-ns)
  • Маломощный (ядр 1.8-V на 135 MHz, 1.9-V ядре на 150 MHz, I/O 3.3-V) дизайн
• Поддержка развертки границы JTAG
  • Порт доступа теста IEEE стандарта 1149.1-1990 IEEE стандартный и архитектура Границ-развертки
• Высокопроизводительное трицатидвухразрядное C.P.U. (TMS320C28x)
  • деятельность MAC × 32 16 × 16 и 32
  • 16 MAC × 16 двойное
  • Архитектура автобуса Гарвард
  • Атомная деятельность
  • Быстрые ответ и обработка прерывания
  • Унифицированная модель памяти программируя
  • программа 4M линейные/достигаемость адреса данных
  • Код-эффективный (в C/C++ и собрании)
  • Исходный код процессора TMS320F24x/IF240x совместимый
• память На-обломока
  • До 128K вспышки × 16 (4 участка × 16K 16 8K × 16 и 6)
  • 1K ROM × 16 OTP
  • L0 и L1: 2 блока 4K × 16 каждый RAM Одно-доступа (SARAM)
  • H0: 1 блок 8K × 16 SARAM
  • M0 и M1: 2 блока × 1K 16 каждых SARAM
• ROM ботинка (4K × 16)
  • С режимами ботинка программного обеспечения
  • Стандартные таблицы математики
• Внешний интерфейс (F2812)
  • Над памятью × 16 1M полной
  • Programmable статусы ожидания
  • Programmable прочитайте/для записи времени строба
  • Индивидуальный обломок 3 выбирает
• Endianness: Немногое endian
• Часы и контроль системы
  • генератор На-обломока
  • Модуль таймера сторожевого пса
• 3 внешних прерывания
• Периферийный блок расширения прерывания (ПИРОГА) который поддерживает 45 периферийных прерываний
• 3 трицатидвухразрядных таймера C.P.U.
• ключ/замок безопасностью 128-bit
  • Защищает flash/OTP и L0/L1 SARAM
  • Предотвращает обратное проектирование микропрограммных обеспечений
• Peripherals управлением мотора
  • 2 менеджера события (ЕВА, EVB)
  • Совместимый к приборам 240xA
• Peripherals серийной гавани
  • Серийный периферийный интерфейс (SPI)
  • 2 интерфейса серийных связей (SCIs), стандартный UART
  • Увеличенная сеть зоны регулятора (eCAN)
  • Multichannel амортизированный серийный порт (McBSP)
• 12-bit ADC, 16 каналов
  • 2 мультиплексор входного сигнала канала × 8
  • Образц-и-владение 2
  • Одиночные/одновременные преобразования
  • Быстрый конверсионный курс: 80 ns/12.5 MSPS
• До 56 общецелевых штырей I/O (GPIO)
• Предварительные особенности эмулирования
  • Функции анализа и точки прерывания
  • Реальное время отлаживает через оборудование
• Средства разработки программного обеспечения включают
  • Компилятор/сборщик/линкер ANSI C/C++
  • Композитор Studio™ IDE кода
  • DSP/BIOS™
  • Регуляторы развертки JTAG
    • Порт доступа теста IEEE стандарта 1149.1-1990 IEEE стандартный и архитектура Границ-развертки
• Маломощные режимы и энергосбережения
  • БЕСПОЛЕЗНЫЙ, РЕЗЕРВНЫЙ, режимы ОСТАНОВКИ поддержали
  • Выведите индивидуальные периферийные часы из строя
• Варианты пакета
  • 179-ball MicroStar BGA™ с внешним интерфейсом памяти (GHH, ZHH) (F2812)
  • квадрацикл Flatpack низкопрофильного 176-pin (LQFP) с внешним интерфейсом памяти (PGF) (F2812)
  • 128-pin LQFP без внешнего интерфейса памяти (PBK) (F2810, F2811)
• Варианты температуры
  • : – 40°C к 85°C (GHH, ZHH, PGF, PBK)
  • S: – 40°C к 125°C (GHH, ZHH, PGF, PBK)
  • Q: – 40°C к 125°C (PGF, PBK) (квалификация AEC-Q100 для автомобильных применений)